第7章　输入输出(I/O)系统

7.1 输入输出(I/O)系统概述

7.2 状态驱动输入输出方式

7.3 中断输入输出方式

7.4 DMA输入输出方式

7.5 通道控制方式和外围处理机方式

主要知识点

- 掌握输入输出(I/O)系统的特点及编址
- 掌握状态驱动输入输出方式工作原理
- 掌握中断输入输出方式工作原理
- 掌握DMA输入输出方式工作原理
- 了解通道控制方式和外围处理机方式工作原理

7.1 输入输出(I/O)系统概述

1. 早期

分散连接

CPU 和 I/O设备 串行 工作　程序查询方式

2. 接口模块和 DMA 阶段

总线连接

CPU 和 I/O设备 并行 工作 { 中断方式 / DMA 方式

3. 具有通道结构的阶段

4. 具有 I/O 处理机的阶段

7.1 输入输出(I/O)系统概述

输入输出系统包括外部设备及设备控制器。


- 外部设备

  输入输出设备和辅助存储器

- 设备控制器（接口）


外部设备与主机(CPU和存储器)之间的控制部件，有时也称为设备适配器或接口。其作用是控制并实现主机与外部设备之间的数据传送。如磁盘控制器、打印机控制器等。

7.1 输入输出(I/O)系统概述



CPU与I/O设备接口

7.1 输入输出(I/O)系统概述



I/O接口通用结构

控制逻辑： I/O接口的指挥中心，它根据CPU通过数据总线发来的控制命令，协调接口内部各寄存器的工作流程，并管理与外部I/O设备之间的“握手”通信（数据、状态、命令）。


控制总线： 传输的是协调总线操作本身的全局信号，主要用于时序控制、总线请求/应答、中断响应等。

7.1 输入输出(I/O)系统概述

7.1.1 输入输出设备的编址

为了CPU便于对I/O设备进行寻址和选择，必须给众多的I/O设备进行编址，称为设备号或设备代码。

（1）独立编址



内存地址和I/O设备地址分开编址

7.1 输入输出(I/O)系统概述

7.1.1 输入输出设备的编址

优点:

1. CPU对外设的操作要通过专用的I/O指令。
2. 程序易读。
3. 不占用内存空间。

缺点:


1. 编程灵活性差。
2. 需要专用的I/O指令。

7.1 输入输出(I/O)系统概述

7.1.1 输入输出设备的编址

（2）统一编址

I/O外设的地址与内存统一编址



7.1 输入输出(I/O)系统概述

7.1.1 输入输出设备的编址

优点：

1. CPU对外设的操作可使用全部的存储器操作指令，故指令多，使用方便。
2. 内存和外设的地址分布图是同一个。
3. 不需要专门的输入输出指令以及区分是存储器还是I/O操作的控制信号。

缺点：

1. 外设占用了内存单元，使内存容量减小。
2. 程序不易读。

7.1 输入输出(I/O)系统概述

7.1.1 输入输出设备的编址

X86微处理机采用独立编址，设置有专门的I/O指令，设备的编址可达64KB，部分设备的地址码如下表所示。

输入输出设备	占用地址数	地址码(16进制)
硬盘控制器	5	320～324H
软盘控制器	8	3F0～3F7H
单色显示器	8	3B0～3B7H
彩色图形显示器	16	3D0～3DFH
异步通信控制器	16	2F8～2FFH 3F8～3FFH
并行打印机	16	278～27AH 378～37AH
键盘	16	060～06FH

7.1 输入输出(I/O)系统概述

7.1.2 输入输出系统特点

(1) 输入输出的异步性

(2) 输入输出的实时性

(3) 输入输出与设备的无关性

输入输出组织的基本原则

异步性—体现输入输出系统对CPU的相对独立性。

实时性—反映按照不同设备响应时间的要求，划分和实现输入输出系统内部不同的功能之间的关系。

与设备无关性—反映输入输出系统标准化接口与非标准外围设备之间的关系。

7.1 输入输出(I/O)系统概述

7.1.2输入输出系统特点

针对异步性，采用输入输出组织的自治控制。

针对实时性，采用输入输出组织的分类处理。

针对无关性，采用输入输出组织的层次结构。

【2012年 题21】下列选项中，在I/O总线的数据线上传输的信息包括（　）。

I. I/O接口中的命令字
II. I/O接口中的状态字
III. 中断类型号

A. 仅I、II　　B. 仅I、III　　C. 仅II、III　　D. I、II、III

【2014年 题21】下列有关I/O接口的叙述中，错误的是（　）。

A. 状态端口和控制端口可以合用同一个寄存器
B. I/O接口中CPU可访问的寄存器称为I/O端口
C. 采用独立编址方式时，I/O端口地址和主存地址可能相同
D. 采用统一编址方式时，CPU不能用访存指令访问I/O端口

【2017年 题21】I/O指令实现的数据传送通常发生在（　）。

A. I/O设备和I/O端口之间
B. 通用寄存器和I/O设备之间
C. I/O端口和I/O端口之间
D. 通用寄存器和I/O端口之间

7.1 输入输出(I/O)系统概述

7.1.3 I/O设备数据传送控制方式

I/O控制方式是指CPU与I/O设备进行信息交互时所采用的控制方式。

随着计算机和I/O设备的发展，I/O控制方式经历简单到复杂、低效到高效、CPU集中控制到分散控制的发展过程式。

软件相对低速

程序直接控制(查询)方式

CPU按独占式查询策略或定时轮询策略读取/O接口的状态寄存器DSR，以检查I/O设备是否就绪，这期间CPU完全或部分被占用。

中断驱动方式

I/O设备在完成自身操作后，主动向CPU发出中断请求。CPU在等待期间可以执行其他任务，收到中断请求后再处理数据传送，提高了CPU利用率。

硬件相对高速

直接存储器存取(DMA)方式

在DMA控制器的管理下，数据直接在I/O设备与主存之间成批传送，传送过程完全独立于CPU,仅在开始和结束时需要CPU干预。

通道控制方式

通道是一个专用于I/O操作的、可执行简单通道程序的处理器。CPU只需发出一个I/O指令启动通道， 之后由通道独立管理整个I/O过程，能力比DMA更强。

I/O处理机方式

是通道方式的进一步发展，I/O处理机功能更接近通用处理器，拥有独立的指令系统和存储，能处理更复杂的I/O任务和差错恢复，进一步将CPU从I/O负担中解放。

7.2 程序直接控制方式输入输出

■基本思想

□ CPU通过执行一段I/O程序来实现与I/O设备的数据交换，这是最原始、最简单的I/O控制方式。

■两种主要方式

口 程 序 查 询 方 式（又称为轮询方式， Polling）


- 每次数据传送前， CPU必须主动查询I/O设备状态。
- 属于有条件传送方式（ IO设备就绪后才操作）。
- I/O程序通过与I/O接口中的命令寄存器DCR、状态寄存器DSR以及数据缓冲寄存器DBR进行数据交互实现设备控制和传输。

口直接传送方式


- 无需查询I/O 设备状态，直接进行数据交互。
- 属于无条件传送方式。
- 可视为程序查询方式的特例，一般适用于非常简单的I/O设备（如开关、LED显示）。

注意：
●上述各寄存器的位宽、数目以及功能定义因设备和 厂商而异，编写驱动程序时必须遵循具体约定。
●不同类型的I/O设备，其程序查询的流程有所不同。

7.2.1 程序直接控制输入输出过程



7.2 程序直接控制方式输入输出



7.2 程序直接控制方式输入输出

7.2.1 程序直接控制输入输出过程

1.无条件传送

就是在执行输入输出指令时，不需查询外设的状态，强行执行输入输出指令。

这种方法一般用在比较简单的外设（如开关量的输入输出，LED显示输出）

7.2 程序直接控制方式输入输出


7.2.1 程序直接控制输入输出过程

2.条件传送


就是在执行输入输出指令前，先查询外设的状态，在设备就绪的状态下，执行输入输出指令。

CPU在启动设备后就开始持续查询设备状态（轮询）。

- 忙等待（独占式查询） （Busy-waiting）
- 定时轮询（Polling）




忙等待（独占式查询）（Busy-waiting）



轮询等待浪费了大量CPU时间。

一般在**单任务操作系统**中可采用独占式查询，因为CPU在轮询等待过程中不需要执行其他任务。

对于**超高速设备**，由于设备响应快，相应的轮询等待时间短，独占式查询也可以接受。



设备准备数据的过程中，CPU可执行其他任务。


有效避免了轮询等待对CPU时间的大量浪费，但中断服务还需要占用一定的CPU时间。

适用于外部设备自身没有中断请求功能的多任务操作系统。

7.2 程序直接控制方式输入输出

7.2.2 程序直接控制输入输出实现

查询间隔不能大于数据准备时间



准备数据时间=缓冲数据量/外设传输速率

【2011年 题22】某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是（　）。

A. 0.02%　　B. 0.05%　　C. 0.20%　　D. 0.50%

题目给定：每秒至少查询200次，查询程序运行一次所用的时钟周期数至少为500。

因此，每秒用于查询的时间至少为：500 × 200 = 100000 个时钟周期。　（1）

题目给定：处理器主频为50MHz。

因此，CPU时间为：50×10^6 个时钟周期。　（2）

综合（1）、（2）可得CPU用于设备A的I/O的时间占整个CPU时间的百分比至少为：$100000 / (50 \times 10^6) = 0.20\%$


7.3 程序中断输入输出方式

7.3.1 中断的作用、产生和响应

1. 中断的作用

准备数据的时间不能小于中断响应和中断处理的时间

(1) CPU与I/O设备并行工作



CPU和I/O设备(针式打印机)并行工作的时间安排

7.3 程序中断输入输出方式

7.3.1 中断的作用、产生和响应

(2) 硬件故障处理

计算机运行时，如硬件出现某些故障，机器中断系统发出中断请求，CPU响应中断后自动进行处理。

(3) 实现人机联系

在计算机工作过程中，如果用户要干预机器，如抽查计算中间结果，了解机器的工作状态，给机器下达临时性的命令等。在没有中断系统的机器里这些功能几乎是无法实现的。

7.3 程序中断输入输出方式

7.3.1 中断的作用、产生和响应

(4) 实现多道程序和分时操作

计算机实现多道程序运行是提高机器效率的有效手段。多道程序的切换运行需借助于中断系统。

- 在一道程序的运行中，由I/O中断系统切换到另外一道程序运行。
- 也可以通过分配每道程序一个固定时间片，利用时钟定时发中断进行程序切换。

(5) 实现实时处理

某个事件或现象出现时及时地进行处理，这些事件出现的时刻是随机的，而不是程序本身所能预见的，因此，要求计算机中断正在执行的程序，转而去执行中断服务程序。

7.3 程序中断输入输出方式

7.3.1 中断的作用、产生和响应

(6) 实现应用程序和操作系统(管态程序)的联系

可以在用户程序中安排一条“INT n”指令进入操作系统，称之为“软中断”。其中断处理过程与其他中断类似。

(7) 多处理机系统各处理机间的联系

在多处理机系统中，处理机和处理机之间的信息交流和任务切换可以通过中断来实现。

7.3 程序中断输入输出方式

7.3.1 中断的作用、产生和响应

2．有关中断的产生和响应的概念

(1) 中断源

引起中断的事件，即发出中断请求的来源，称为中断源。

① 中断源的种类

- I/O设备、定时钟等来自处理机外部设备的中断，又叫外中断。
- 处理器硬件故障或程序“出错”引起的中断，又叫内中断。
- 由Trap指令产生的软中断，这是在程序中预先安排好的。 而前面两种中断则是随机发生的。

7.3 程序中断输入输出方式

7.3.1 中断的作用、产生和响应

② 中断触发器

- 当中断源发生引起中断的事件时，先将它保存在设备控制器的“中断触发器”中，即将“中断触发器”置“1”。
- 当中断触发器为“1”时，向CPU发出“中断请求”信号。每个中断源有一个中断触发器。
- 全机的多个中断触发器构成中断寄存器。CPU进行中断处理时，根据中断字确定中断源，转入相应的服务程序。

7.3 程序中断输入输出方式

7.3.1 中断的作用、产生和响应

(2) 中断的分级与中断优先权

- 在设计中断系统时，要把全部中断源按中断性质和处理的轻重缓急进行排队并给予优先权。
- 设备中断优先级的设定一般考虑以下几个因素：

(1) 中断的紧迫性
(2) 设备的工作速度
(3) 数据恢复的难易性
(4) 要求CPU提供的服务量

7.3 程序中断输入输出方式

7.3.1 中断的作用、产生和响应

(3) 禁止中断和中断屏蔽

① 禁止中断

- 一般在CPU内部设有一个“中断允许”触发器。只有该触发器为“1”状态时，才允许处理机响应中断，否则禁止中断。
- “中断允许”触发器通过“开中断”或“关中断”指令来置位、复位。进入中断服务程序后自动“关中断”。

7.3 程序中断输入输出方式

7.3.1 中断的作用、产生和响应


② 中断屏蔽


- 为每个中断源设置一个中断屏蔽触发器来屏蔽该设备的中断请求。
- 当产生中断请求后，用程序方法将该触发器置“1”，则对应的设备中断被封锁，若将其置“0”，才允许该设备的中断请求得到响应。
- 有些中断请求是不可屏蔽的，称为非屏蔽中断，这些中断请求一旦提出，CPU必须立即响应。

7.3 程序中断输入输出方式

7.3.2 中断处理

1. 中断处理过程





7.3 程序中断输入输出方式

7.3.2 中断处理

CPU响应中断的条件：

（1）中断请求有效；

（2）当前指令执行完；

（3）CPU处于开中断状态；

影响中断响应时间的因素有：

（1）长指令的执行；

（2）从关中断到开中断经历的时间间隔；

（3）多中断源同时请求中断的冲突分解和判断时间；

7.3 程序中断输入输出方式

7.3.2 中断处理

2. 判别中断源

可以有软件和硬件两种方法来确定中断源。


(1) 查询法

由测试程序按一定优先排队次序检查各个设备的“中断触发器”(或称为中断标志)，当遇到第一个“1”标志时，即找到了优先进行处理的中断源，通常取出其设备码，根据设备码转入相应的中断服务程序。

(2) 串行排队链法

由硬件串行排队判优先线路确定中断源。

- **独立请求方式**
- 链式请求方式
- 分组链式请求方式
- 中断控制器方式



优 点

- ✓ CPU可以**灵活处理中断优先级**。
- ✓ **中断识别简单**，通过简单的优先级编码电路实现。
- ✓ **方便实现向量中断**，可快速找到中断服务程序。

缺 点


- □ **占用大量CPU引脚**作为INTR信号线和INTA信号线。
- □ **系统难以扩展**。

独立请求方式

链式请求方式

分组链式请求方式

中断控制器方式




- 各中断源通过**一条公共的中断请求INTR线**向CPU传送中断请求信号。
- **中断源的识别**过程比较**复杂**。
  - **硬件查询方法**：通过**中断应答INTA信号**的链式串行传递（与总线仲裁的链式查询方式相同）实现。在链式串行传递的路径中，离CPU越近的中断源优先级越高。
  - **软件查询方法**：通过**公共的中断服务程序轮询**各中断源的I/O接口中的寄存器，判断相应设备是否发出了中断请求，若发出了请求则跳转至相应的中断服务程序，若没有发出请求则继续查询下一个中断源。中断优先级取决于设计在公共中断服务程序中的轮询顺序，先查询的设备优先级高。

独立请求方式

链式请求方式

分组链式请求方式

中断控制器方式



- 对要求快速响应的中断请求采用独立请求方式。
- 相对于“链式排队”，属于“插队”保响应速度。

- 将各中断源“分组打包”，节省引脚资源。
- 组内再“链式排队”保秩序，中断优先级固定。


分组链式请求方式通过“二维分层”，用结构设计平衡了引脚资源消耗与中断响应速度。

独立请求方式

链式请求方式

分组链式请求方式

中断控制器方式




① 有中断源发出中断请求。


② 中断控制器进行中断优先级仲裁和中断识别后，通过中断请求INTR信号线向CPU发送中断请求。

③ CPU通过中断响应INTA信号线给中断控制器发送中断响应。

④ 中断控制器将中断源编号通过**数据总线**（图中未画出）发送给CPU。


查询法


INTR
7
0
端口地址 20H
电源故障
磁盘
磁带
CRT显示
纸带输入
纸带穿孔
键盘输入
打印输出



保留现场
A 申请服务?
Y
外设 A 中断服务程序
N
B 申请服务?
Y
外设 B 中断服务程序
N
C 申请服务?
Y
外设 C 中断服务程序
N
恢复现场

7.3 程序中断输入输出方式

7.3.2 中断处理




(a) 中断请求逻辑




(b) 串行排队逻辑

7.3 程序中断输入输出方式

7.3.2 中断处理



单级中断示意图




多重中断（嵌套中断）示意图

7.3 程序中断输入输出方式


7.3.2 中断处理

3. 多重中断处理



单级中断示意图

4级中断请求的优先级别由高到低为1->2->3->4



7.3 程序中断输入输出方式


7.3.3 程序中断设备接口的组成和工作原理

程序中断设备接口，一般由下列电路组成：

1. 设备选择器
2. 中断控制和工作状态逻辑
3. 中断排队和设备码回送逻辑
4. 数据缓冲寄存器

除上述标准部件外，各外围设备还可设置一些特殊的控制电路，以适应不同的外围设备的需要，如启停电路等。

7.3 程序中断输入输出方式



7.3 程序中断输入输出方式

7.3.3 程序中断设备接口的组成和工作原理

程序中断控制逻辑已由专用集成电路芯片实现。Intel 8259A中断控制器件的内部结构由八个部分组成： 中断请求寄存器、中断状态寄存器、优先级判断器、中断屏蔽寄存器、中断控制逻辑、数据缓冲器、级联缓冲器/比较器和读/写逻辑。

7.3 程序中断输入输出方式







图10.7 8259A中断控制器


地址总线
控制总线
数据总线
INTA
INTR
CPU
中断使能/
标志位IE/IF
除0故障
段页故障
缺页异常
非法指令
内部异常
中断逻辑
越界访问
溢出异常
单步中断
数据未对齐
内部异常
NMI
不可屏蔽中断NMI
D7 ~ D0
INTR
INTA
RD
WR
CS
A0
数据总线缓冲器
控制逻辑
读/写逻辑
内部总线
8259A
在服务寄存器ISR
优先级判别器PR
中断请求寄存器IRR
IR0
IR1
IR7
中断屏蔽寄存器IMR
级联缓冲



中断控制器工作流程

- 8259A中断控制器在现代个人计算机和服务器中已经基本不再使用。
- 现在主流的中断控制器架构是：
  - **IOAPIC**（Input/Output Advanced Programmable Interrupt Controller），位于主板芯片组中，负责接收外部设备的中断请求。
  - **LAPIC**（Local Advanced Programmable Interrupt Controller），集成在每个CPU核心内部，负责处理中断。


关 中 断
保存断点、保存现场
判别中断条件
转入中断服务程序
开 中 断
执行中断服务程序
关 中 断
恢复现场、恢复断点
开 中 断
返 回 断 点
硬件完成
软件完成

7.3 程序中断输入输出方式

7.3.4 MIPS CPU中断处理

1. MIPS异常


- 在MIPS中，中断、陷阱、系统调用等任何可以中断程序正常执行流的情况都称之为异常。
- MIPS对异常的处理是给异常分配一些类型，然后由软件给它们定义一些优先级，然后由同一个入口进入异常分配程序，在分配程序中根据类型及优先级确定该执行哪个对应的函数。

7.3 程序中断输入输出方式

7.3.4 MIPS CPU中断处理

2．MIPS异常相关寄存器

MIPS CP0 status寄存器



- 使能全局中断（IE：Interrupt Enable）：要想使能中断，则全局中断位SR：IE必须置1，开中断，它是一个全局开关。
- 中断屏蔽位IM, 标准的MIPS CP0中status寄存器的8到15位为中断屏蔽位，在我们的实验中将status[10:8]定为中断屏蔽位，status[8] 屏蔽systcall, status[9]屏蔽 break，status[10]屏蔽teq。

7.3 程序中断输入输出方式

7.3.4 MIPS CPU中断处理

MIPS CP0 cause寄存器

31	30	29 28	27	26	25 24	23	22	21 16	15 10	9 8	7	6 2	1 0
BD	TI	CE	DC	PCI	0	IV	WP	0	IP7-2	IP1-0	0	ExcCode	0

- 异常类型（ExcCode：Exception Code）：说明异常的原因。在我们的实验中，异常类型号01000为systcall异常，01001为break，01101为teq。

EPC寄存器

- 异常发生时EPC存放当前指令地址作为返回地址。

7.3 程序中断输入输出方式

7.3.4 MIPS CPU中断处理

3．异常的处理

产生异常时MIPS CPU所做的工作：

①设置EPC，指向返回的位置。

②设置Status寄存器，EXL位迫使CPU进入内核模式（高特权级）并且禁用中断。

③设置Cause寄存器，使得软件能看到异常原因。地址异常时，也要设置BadVAddr寄存器，存储管理系统异常还要设置一些MMU寄存器。

④CPU从异常入口点取指令执行。

7.3 程序中断输入输出方式

7.3.4 MIPS CPU中断处理

异常程序的处理步骤：

① **保存现场：** 在异常处理例程入口，需要保护被中断的程序的现场，存储寄存器的状态，保证关键状态不被覆盖。


② **处理异常：** 根据Cause：ExcCode确定发生了什么类型的异常，完成想要做的事情。

③ **准备返回：** 恢复现场，修改status寄存器，设置成安全模式（内核态，禁止异常），也就是异常发生后的模式。

④ **从异常返回：** 用指令“eret”，即清除SR：EXL位，也将控制权返回给存储在EPC中的地址。

【2014年 题22】若某设备中断请求的响应和处理时间为100ns，每400ns发出一次中断请求，中断响应所允许的最长延迟时间为50ns，则在该设备持续工作过程中，CPU用于该设备的I/O时间占整个CPU时间的百分比至少是（　）。

A. 12.5%　　B. 25%　　C. 37.5%　　D. 50%



CPU每400ns就要花费100ns进行中断处理

因此，CPU用于该设备的I/O时间占整个CPU时间的百分比至少是：100ns / 400ns = 25%

【2019年 题21】某设备以中断方式与CPU进行数据交换，CPU主频为1GHz，设备接口中的数据缓冲寄存器为32位，设备的数据传输率为50kB/s。若每次中断开销（包括中断响应和中断处理）为1000个时钟周期，则CPU用于该设备输入/输出的时间占整个CPU时间的百分比最多是（　）。

A. 1.25%　　B. 2.5%　　C. 5%　　D. 12.5%

题目给定：设备接口中的数据缓冲寄存器为32位

因此，1次中断可传输 32/8 = 4B

题目给定：设备以中断方式与CPU进行数据交换，设备的数据传输率为50kB/s

因此，每秒需要中断的次数为：50kB / 4B = 12.5k

题目给定：CPU主频为1GHz

因此，CPU时间为10^9个时钟周期

题目给定：1次中断开销为1000个时钟周期。

综上所述，CPU用于该设备输入/输出的时间占整个CPU时间的百分比最多为：

(1000个时钟周期 × 12.5k) / 10^9个时钟周期 = 1.25%

【2022年 题21】下列关于中断I/O方式的叙述中，不正确的是（　）。

A. 适用于键盘、针式打印机等字符型设备

B. 外设和主机之间的数据传送通过软件完成

C. 外设准备数据的时间应小于中断处理时间

D. 外设为某进程准备数据时CPU可运行其他进程

【2009年 题22】下列选项中，能引起外部中断的事件是（ ）。

A. 键盘输入　　B. 除数为0　　C. 浮点运算下溢　　D. 访存缺页

选项B、C、D

- 通常由CPU执行指令引起。如未定义指令、越权指令、段页故障、存储保护异常、数据未对齐、除零异常、运算溢出、自陷调用、程序断点等。
- 一般具有可预测性或可再现性（如未定义指令，再次执行时仍将产生异常）。

内部异常

中断的分类

选项A

- 由CPU外部事件引起，大部分由外部设备触发。如定时器中断、I/O信息传送请求中断、I/O信息传送结束中断、I/O接口和外部设备故障中断等。
- 一般与执行的程序无关，并且不具备可预测性和可重复性。

外部中断

故障（Fault）
- 执行指令时发生了异常，但进行处理后异常可以解决，需要重新执行那条导致异常的指令。
- 系统会保存一个指向导致故障的指令本身的断点，以便返回重试。
- 例如“缺页异常”：程序访问的数据不在内存中（发生故障），操作系统将数据从硬盘调入内存（处理异常），然后重新执行刚才那条访问指令，这次就能成功执行了。

自陷（Trap）
- 是一种“主动的异常”。
- 异常处理完后，继续执行下一条指令，不需要重新执行触发异常的那条指令。
- 程序员编写程序时，有意添加的用于触发异常的指令，目的是为了跳转到异常处理程序。例如系统调用：程序执行一条特殊指令（如int 0x80 或 syscall）来请求操作系统服务，指令执行后自动陷入内核态，在内核态中处理完请求后，返回到用户态继续执行下一条指令。

软件中断

终止（Abort）
- 是一种“严重的、不可恢复的错误”。
- 通常是严重的硬件错误，如内存校验错误、总线错误等。系统可能只能记录错误信息并尽力安全地关机。

硬件中断

可屏蔽中断（INTR）

不可屏蔽中断（NMI）

对比项	可屏蔽中断	不可屏蔽中断
信号引脚	INTR	NMI
能否被屏蔽	可以（由IF位控制）	不可（必须响应）
优先级	最低	最高
与“关中断”关系	关中断时（IE无效）被忽略	关中断时（IE无效）依然响应
典型应用	普通外设（键盘、磁盘、网卡）	硬件故障、掉电、关键定时器

【2020年 题20】下列事件中，属于外部中断事件的是（　）。

I. 访存时缺页
II. 定时器到时
III. 网络数据包到达

A. 仅I、II　　B. 仅I、III　　C. 仅II、III　　D. I、II和III

【2011年 题21】某计算机有五级中断L_4~L_0，中断屏蔽字为$M_4M_3M_2M_1M_0$，$M_i = 1$（$0 \le i \le 4$）表示对L_i级中断进行屏蔽。若中断响应优先级从高到低的顺序是$L4 \rightarrow L0 \rightarrow L2 \rightarrow L1 \rightarrow L3$，则$L_1$的中断处理程序中设置的中断屏蔽字是（　）。

A. 1110　　B. 01101　　C. 00011　　D. 01010

中断优先级与中断屏蔽

响应优先级

- **响应优先级**：CPU对同时来自多个中断源的中断请求进行响应的先后次序。
- 进行**硬件设计**时，**响应优先级就已固定**，难以更改。
- 响应优先级一般按照中断事件的**重要性**和**迫切性**来划分：
  ① 不可屏蔽中断 > 内部异常 > 可屏蔽中断。
  ② 在内部异常中，硬件终止（Abort）异常的优先级最高，其次是故障（Fault）或自陷（Trap）等软件异常。
  ③ DMA中断 > I/O设备传送中断。
  ④ 在I/O设备传送中断请求中，高速设备优先于低速设备，输入设备优先于输出设备，实时控制设备优先于普通设备。


处理优先级


- **处理优先级**：多重中断（嵌套中断）的实际优先级处理次序。
  - 在不使用中断屏蔽技术的情况下，处理优先级与响应优先级相同。
  - 可以利用**中断屏蔽技术**动态调整多重中断（嵌套中断）的实际优先级：使低优先级的中断也可以打断高优先级的中断服务程序（ISR），进而更加灵活地处理中断。
- 现代计算机中普遍采用中断屏蔽技术。

【2010年 题21】单级中断系统中，中断服务程序内的执行顺序是（ ）。

I. 保护现场
II. 开中断
III. 关中断
IV. 保存断点
V. 中断事件处理
VI. 恢复现场
VII. 中断返回

A. I→V→VI→II→VII
B. III→I→V→VII
C. III→IV→V→VI→VII
D. IV→I→V→VI→VII






【2012年 题22】响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括（　）。

I. 关中断
II. 保存通用寄存器的内容
III. 形成中断服务程序入口地址并送PC

A. 仅I、II　　B. 仅I、III　　C. 仅II、III　　D. I、II、III



【2018年 题22】下列关于外部I/O中断的叙述中，正确的是（　）。

A. 中断控制器按所接收中断请求的先后次序进行中断优先级排队

B. CPU响应中断时，通过执行中断隐指令完成通用寄存器的保护

C. CPU只有在处于中断允许状态时，才能响应外部设备的中断请求


D. 有中断请求时，CPU立即暂停当前指令执行，转去执行中断服务程序

7.4 DMA输入输出方式

- 在DMA控制器的管理下，数据直接在I/O设备与主存之间成批传送，传送过程完全独立于CPU，仅在开始和结束时需要CPU干预。
- 核心思想：绕过CPU，直接交换
- 引入DMAC：
  - 在进行大数据块传输时，DMAC会临时向CPU“借用”总线的控制权，之后由DMAC直接控制数据在I/O设备与主存(内存)之间流动，不再经过CPU的寄存器。

7.4 DMA输入输出方式

- DMA是I/O设备与主存储器之间由硬件组成的直接数据通路，用于高速I/O设备与主存之间的成组数据传送。



7.4 DMA输入输出方式

DMA的特点：

1.主存储器与CPU的固定联系脱钩。

2.DMA不必动用CPU资源。

3.DMA的数据传送由硬件完成。只有预处理和后处理需要**CPU**处理，数据的传送过程是由**DMA**控制。

4.DMA所需的控制信息由CPU以程序的方式送入。

5.DMA与CPU同时访问内存时，通常赋予DMA以较高的优先级。

7.4 DMA输入输出方式

DMA和中断的区别：

1. 中断的输入输出是依靠CPU执行输入输出指令来完成，而DMA靠硬件来完成。
2. 中断需要保护现场、恢复现场，而DMA则不需要。
3. 中断处理任务可以是各种各样，而DMA仅限于数据传送。
4. 中断响应一般只发生在一条指令执行结束，下一条指令尚未开始时，而DMA可以在两个存储周期之间响应。

传输过程

1. CPU访问DMAC接口以设置DMA传输参数(如主存地址、数据块长度、传输方向等)。
2. CPU向I/O设备的I/O接口发送命令和参数来启动I/O设备。
3. 传输过程中CPU可以继续执行其他程序。
4. I/O设备需要进行DMA操作时，由DMAC向CPU申请总线控制权用于数据传输。
5. 一个数据块传输结束后，DMAC会通过中断方式请求CPU对数据缓冲区和DMAC进行后续处理。

7.4 DMA输入输出方式

7.4.1 DMA三种工作方式（争用问题）

1.CPU暂停方式（DMA独占）

主机响应DMA请求后，让出总线，直到一组数据传送完毕后，DMA控制器才把总线控制权交还给CPU。

2. CPU周期窃取方式（周期挪用）

DMA控制器与主存储器之间传送一个数据，占用(窃取)一个CPU周期，即CPU暂停工作一个周期，然后继续执行程序。

3. 交替访问内存方式

每个存储周期分成两个时间片，一个给CPU，另一个给DMA控制器。

1.CPU暂停方式（DMA独占）

① 当I/O设备使用DMA方式传送数据时，**DMAC会请求总线控制权并要求CPU暂停访问主存。**

② DMAC获得总线控制权后，进行数据传送，直到**一批数据（数据块）传送结束。**

③ DMAC将**总线控制权交还给CPU、通知CPU可以使用主存。**



优 点

- 控制简单

缺 点

- 当I/O设备与主存的速度差异很大时，主存的效率无法充分发挥，CPU可能长时间不能访问主存。

适用场景

- I/O设备与主存速度相近。
- CPU在DMA期间不访问主存的应用。

2.CPU周期窃取方式（周期挪用）

- 仅在DMAC需要传送数据的那个具体时刻，“挪用”（“借用”）一个存储周期（而不是长时间独占总线）传送1个数据（机器字），之后交还总线控制权给CPU。
  - 若CPU在DMAC挪用的周期内恰好不需要访问主存，则此次挪用对CPU的执行没有性能影响。
  - 若CPU在DMAC挪用的周期内也要访问主存，即发生访存冲突，则DMAC优先进行访存。这会导致CPU的当前访存操作被延迟一个周期，但这是最小化的性能牺牲。
- “挪用”操作可能（可以）发生在CPU指令周期中任何一个机器周期结束时。
- 由于DMA操作不会修改CPU的任何寄存器或程序状态，因此不存在传统程序中断需要保存和恢复现场的开销，切换效率高。

⑩ 3.交替访问内存方式

- **DMAC无需总线控制权的申请、建立和交换等过程。**
- 将**访存周期划分成两个时隙**（时间片），一个时隙分配给CPU，一个时隙分配给DMAC。
  - CPU和DMAC在**各自时隙访问内存，互不干扰。**



优 点

- 无访存冲突，确定性高。
- DMAC无需实现复杂的总线申请、仲裁和释放逻辑。

缺 点

- 即使某一方（CPU或DMAC）在当前时隙内没有访存需求，该时隙也会被闲置浪费。


适用场景

- 对实时性和可预测性要求极高、且负载相对固定的嵌入式系统或专用硬件（而不是I/O和CPU负载变化多端的计算机系统）。

7.4 DMA输入输出方式

7.4.2 DMA控制器组成


DMA控制器基本组成如图所示。它包括多个设备寄存器、中断控制和DMA控制逻辑等。



⑩ 图10.8 DMA控制器

7.4 DMA输入输出方式

7.4.2 DMA控制器组成



7.4 DMA输入输出方式

7.4.2 DMA控制器组成

1. 设备寄存器

DMA控制器中主要的寄存器有:

(1) 主存地址寄存器(MAR)—初始值为主存缓冲区的首地址，在传送前由程序送入。

(2) 外围设备地址寄存器(ADR)—存放I/O设备的设备码，或者表示设备信息存储区的寻址信息。

(3) 字数计数器(WC)—对传送数据的总字数进行统计。

(4) 控制与状态寄存器(CSR)—用来存放控制字和状态字。

(5) 数据缓冲寄存器(DBR)—用来暂存I/O设备与主存传送的数据。

7.4 DMA输入输出方式

7.4.2 DMA控制器组成

2. 中断控制逻辑

DMA中断控制逻辑负责申请CPU对DMA进行预处理和后处理。

3. DMA控制逻辑

一般包括设备码选择电路，DMA优先排队电路，产生DMA请求的线路等，在DMA取得总线控制权后控制主存和设备之间的数据传送。

4.DMA接口连接线

DMA 接口与主机和 I/O 设备两个方向的数据线、地址线和控制信号线以及有关收发与驱动线路。

7.4 DMA输入输出方式

7.4.3 DMA的数据传送过程


DMA 的数据传送过程可分为三个阶段:

- DMA 传送前预处理
- 数据传送
- DMA后处理

一次DMA过程的时间= DMA传送数据大小/DMA外设数据传输速率

7.4 DMA输入输出方式

7.4.3 DMA的数据传送过程



（a） 数据传送的三个阶段　　（b） 第二阶段的数据传送过程

图10.9 DMA 数据传送过程

7.4 DMA输入输出方式


1.DMA预处理（初始化）

① 将磁盘号、道号、磁头号和扇区号送入ADR

② 把传送的字节数送WC

③ 内存缓冲区首地址送MAR

④ 启动DMA（对状态寄存器CSR置位）



7.4 DMA输入输出方式


1.DMA输入循环

① 从输入设备读入一个数据到DBR，向CPU提出DMA请求。

② CPU响应后，DBR中的数据送DB。

③ MAR中的地址送AB，启动主存写操作。

④ MAR加1（或减1），WC减1，如WC为0，则停止传送，置完成标志为1，产生中断请求，通知CPU一批数据已传完，否则回到第1步。



7.4 DMA输入输出方式


2.DMA输出循环

① 向CPU提出DMA请求，CPU响应后，将MAR中的地址送AB，启动主存读操作。

② 从主存读入一个数据到DBR。

③ DBR中的数据写入输出设备。

④ MAR加1（或减1），WC减1，如WC为0，则停止传送，置完成标志为1，产生中断请求，通知CPU一批数据已传完，否则回到第1步。



7.4 DMA输入输出方式

7.4.4 软盘接口逻辑电路举例


为了实现CPU和软盘驱动器之间的快速数据传送，在CPU和软盘驱动器之间需设置软盘控制器。

为方便设计，并减少设备控制器所需器件数目，半导体厂家设计了DMA控制器电路，Intel 8257，Intel 82285就是DMA控制器电路。


图所示的软盘控制器接口逻辑电路中采用了8257 DMA控制器。

7.4 DMA输入输出方式

7.4.4 软盘接口逻辑电路举例



(a) 数据传送的三个阶段



同济大学计算机科学与技术学院

图10.10 软盘控制器接口逻辑电路

【2013年 题22】下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（ ）。

A. 中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权

B. 中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后

对比维度	中断驱动方式	DMA方式
请求-应答机制	请求的是**CPU时间**。 响应时机在**指令周期结束时刻**。	请求的是**总线控制权**。 响应时间在**一个总线事务完成后**。
数据传送实现方式	通过**CPU执行程序**实现数据传送。 需要**保护和恢复程序执行现场**，影响系统性能。	通过**额外的硬件（DMAC）**实现数据传送。 **不改变CPU现场**，不影响系统性能。
主要应用	**处理各种随机事件。**	**大量、高速的数据传输。**

- DMA方式是中断驱动方式的进一步发展：
  - 在数据传输的核心阶段（数据块传送），通过DMAC接管总线控制权来“解放”CPU的参与，从而实现了更高的效率。
  - 但在传输的开始阶段，仍需要CPU参与设置DMA参数；在结束阶段，DMAC会通过DMA中断请求通知CPU。


高速设备（如硬盘、网卡）若用**中断I/O方式**，频繁中断会导致CPU大量时间被占用（进程调度的两次上下文切换时间以及中断服务程序本身的开销），**效率极低**。

【2019年 题22】下列关于DMA方式的叙述中，正确的是（　）。

I. DMA传送前由设备驱动程序设置传送参数

II. 数据传送前由DMA控制器请求总线使用权

IV



【2020年 题22】若设备采用周期挪用DMA方式进行输入和输出，每次DMA传送的数据块大小为512字节，相应的I/O接口中有一个32位数据缓冲寄存器。对于数据输入过程，下列叙述中，错误的是（ ）。

A. 每准备好32位数据，DMA控制器就发出一次总线请求

B. 相对于CPU，DMA控制器的总线使用权的优先级更高

C. 在整个数据块的传送过程中，CPU不可以访问主存储器

D. 数据块传送结束时，会产生“DMA传送结束”中断请求

DMA三种工作方式

1.CPU暂停方式(周期独占)

主机响应DMA请求后，让出总线，直到一组数据传送完毕后，DMA控制器才把总线控制权交还给CPU。


2. CPU周期窃取方式（周期挪用）

DMA控制器与主存储器之间传送一个数据，占用(窃取)一个CPU周期，即CPU暂停工作一个周期，然后继续执行程序。

3. 交替访问内存方式

每个存储周期分成两个时间片，一个给CPU，另一个给DMA控制器。

7.5 通道控制方式和外围处理机方式



外设配置多，数据传送频繁，如仍采用

专用的 DMA 控制器，将大幅度增加硬件成
MA 同时访问主存的冲突，使控制复杂化。

众多外设均直接由 CPU 管理控制，会占用更
频繁的周期挪用会降低 CPU 执行程序的效率。


、中型计算机系统中采用 I / O 通道方式进行

通道专用于I/O操作的、可执行简单通道程序的处理器。CPU只需发出I/O指令启动通道，之后由道独立管理整个I/O过程，能力比DMA更强。

7.5 通道控制方式和外围处理机方式

7.5.1 I/O通道的结构及功能

1. I/O通道结构



7.5 通道控制方式和外围处理机方式

7.5.1 I/O通道的结构及功能

2. I/O通道功能

在 CPU 启动通道后，通道自动地去内存取出通道指令并执行指令。直到数据交换过程结束向 CPU 发出中断请求，进行通道结束处理工作。

通道除了承担 DMA 的全部功能外，还承担了设备控制器的初始化工作，包括低速外设单个字符传送的程序中断功能，因此它分担了计算机系统中全部或大部分 I/O 功能，提高了计算机系统功能分散化程度。

7.5 通道控制方式和外围处理机方式

7.5.1 I/O通道的结构及功能

一般来说，通道应有以下具体功能：

(1) 根据 CPU 要求选择某一指定外设与系统相连，向该外设发出操作命令，并进行初始化。

(2) 指出外设读/写信息的位置以及与外设交换信息的主存缓冲区地址。

(3) 控制外设与主存之间的数据交换，并完成数据字的分拆与装配。

(4) 指定数据传送结束时的操作内容，并检查外设的状态(良好或有故障)。

7.5 通道控制方式和外围处理机方式

7.5.1 I/O通道的结构及功能

3. I/O通道与DMA的区别

① DMA 完全借助于硬件完成数据传送，而通道则是通过一组通道命令与硬件一起完成数据传送。

② DMA只能用于高速设备，而通道能用于高、中、低速设备。

③ 一个DMA通道只能连接一台设备，而一个通道能连接多台设备。

7.5 通道控制方式和外围处理机方式

7.5.2 I/O通道的种类


根据多台设备共享通道的不同情况，可将通道分为三类：

- 字节多路通道
- 选择通道
- 数组多路通道

如图所示。

7.5 通道控制方式和外围处理机方式

7.5.2 I/O通道的种类



IBM4300系统的I／O结构

7.5 通道控制方式和外围处理机方式

7.5.2 I/O通道的种类

1. 字节多路通道

字节多路通道(multiplexor channel) 是一种简单的共享通道，在时间分割的基础上，服务于多台低速和中速面向字符的外围设备。

目的：多台外设分时共享通道


工作方式：分时机制。

方式1：字节交叉方式（byte-interleave mode)

方式2：成组方式（block mode)

7.5 通道控制方式和外围处理机方式

7.5.2 I/O通道的种类



7.5 通道控制方式和外围处理机方式

7.5.2 I/O通道的种类

2. 选择通道


选择通道每次只能从所连接的设备中选择一台 I/O 设备的通道程序。

目的：针对高速外围设备，设置专门通道在一段时间内单独为一台外围设备服务，在不同的时间内仍可以选择其它设备。

工作方式：一旦选中某设备，就一直到数据传输结束为止。

7.5 通道控制方式和外围处理机方式

7.5.2 I/O通道的种类



7.5 通道控制方式和外围处理机方式

7.5.2 I/O通道的种类

3. 数组多路通道

- 数组多路通道把字节多路通道和选择通道的特点结合起来。
- 它有多个子通道，既可以执行多路通道程序，所有子通道分时共享总通道；又可以用选择通道的方式传送数据。

目的：前两种方式的结合，并发地为多台高速设备服务；

工作方式：每次选择一个高速设备，轮流为多台I/O设备服务；

Process：（1）locate （2）sector found （3）read data

实际工作方式：通道在为一台高速设备传输数据时，有多台高速设备可以在定位或在寻找扇区。传输效率和通道的利用率最高。

7.5 通道控制方式和外围处理机方式

7.5.3 通道型I/O处理器(IOP)和外围处理机

- IOP 不是一台独立的计算机，而是计算机系统中的一个部件。
- IOP 可以和CPU并行工作，提供高速的 DMA 处理能力，实现数据的高速传送。
- 有些 IOP 还提供数据的变换、搜索和字装配/分拆能力。

在8位和16位微机中使用的 Intel 8089 I/O 处理器就是这种通道型 I/O 处理器。它的主要功能是预置和管理外围设备以及支持通常的 DMA 操作，实现高速数据传送任务。8089IOP 的基本结构如图所示。

7.5 通道控制方式和外围处理机方式

7.5.3 通道型I/O处理器(IOP)和外围处理机




图10.12 8089IOP 的基本结构

7.5 通道控制方式和外围处理机方式


7.5.3 通道型I/O处理器(IOP)和外围处理机

外围处理机结构更接近于一般处理机，或者就是选用已有的通用机。外围机基本上是独立于主处理机工作的，应用于大型高效率的计算机系统中。

例如，CYBER170系列计算机的基本结构如图所示。

7.5 通道控制方式和外围处理机方式

7.5.3 通道型I/O处理器(IOP)和外围处理机



习题

P259 1，2，3，4，5，7，9，13，14